PATENT ABSTRACTS OF JAPAN

(11)Publication number: 02-100358 (43)Date of publication of application: 12.04.1990

(51)Int.Cl. HOLL 27/108

H01L 27/04

(21)Application number: 63-252979 (71)Applicant: TOSHIBA CORP


(22)Date of filing: 07.10.1988 (72)Inventor: WATANABE TOSHIHARU

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To obtain a semiconductor memory having a degree of integration which matches that of the next generation by forming walls of insulator layers, thereby forming element regions on the side faces and upper faces of these walls.

CONSTITUTION: Word lines 11 are formed as gate electrodes around walls of 4 of insulator layers through gate insulating films 10. These word lines are insulated from the word lines 11 as electrode around the walls of adjacent insulator layers by insulating layers 14. Bit lines 15 are formed on the upper parts of these layers and N-type diffusion layers 7' are formed on the upper face of the insulating layer walls 4 in regions where these bit lines 15 and the word lines 11 as the gate electrodes formed on both sides of the insulator layer walls 4 intersect each other. Then, P-type diffusion layers 13 and N-type diffusion layers 7 are formed. A degree of integration which matches that of the next generation is thus obtained.



⑩特許出願公開

◎ 公開特許公報(A) 平2-100358

Int. Cl. *

識別配号

庁内整理番号

@公開 平成2年(1990)4月12日

H 01 L 27/108 27/04

C 7514-5F 8624-5F

H 01 L 27/10 325 F 審査請求 有 請求項の数 2 (全6頁)

到発明の名称 半導体装置およびその製造方法

②特 顧 昭63-252979

宛出 顧 昭63(1988)10月7日

愈発明者 渡辺 寿治

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

切出 願 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

确代 理 人 弁理士 鈴江 武彦 外2名

明 雜 對

1. 発明の名称

半導体装置およびその製造方法

2. 特許請求の範囲

(1) 基板上に絶縁体の対向した機関を有するように形成された少なくとも1本以上の満と、この満を挟んで対向した機関に形成された上部と下部が第1毎電型、中央部が第2時電型の半導体論と、下部の第1時間型の半導体論に接して形成されたキャバシタ絶縁と、このキャバシタ絶縁にはたキャバシタ絶縁と、このキャバシタ絶縁には大きれて形成されたギャレンタ機と、中央部の第2時間と、このゲート絶縁に接して形成されたゲート絶縁と、このゲート絶縁に接して形成されたゲート絶縁と、このゲート絶縁に接して形成されたゲート絶縁と、このゲート絶縁に接して形成されたゲート絶縁と、このゲート絶縁に接して形成されたゲート絶縁と、このゲート絶縁に接して形成された単ば勝とを具備することを特徴とする半導体装置。

(2) 基板上に総線体の対向した壁面を有するように少なくとも1本以上の満を形成する工程と、この形成された溝を挟んで対向した壁面に上部と下部が第1導構塑、中央部が第2導構塑の半導体

職を形成する工程と、下部の第1専用型の半導体 瞬に接してキャバシタ絶縁満を形成する工程と、 この形成されたキャバシタ絶縁機に接して、かつ 溝の底部に埋込むようにキャバシタ電極を形成す る工程と、中央部の第2専電型の半導体層に接し てゲート絶縁機を形成する工程と、この形成され たゲート絶縁機に接してゲート電極を形成する工程と、上部の第1導電型の半導体層に接して導る 歴を形成する工程とを具備することを特徴とする 半導体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、半導体記憶装置およびその製造方法に関するもので、特にDRAM(Drawle Rander Access Memory)セルのセル構造を改良した半導体記憶装置およびその製造方法に関するものである。

(從來技術)

類5個、および第6図を参照して、従来技術

によるDRAMセルについて説明する。

第5 図(a)、および第5 図(b)は、従来技術によるDRAMセルの平面図、および断面図で、特にクロスポイントセルと呼ばれるセルである。

第5 関(a)の平面関において、DRAMセルのワード線101と、ピット線102との交点に1ピット分のセルができる。このDRAMセルの記憶業子には、いわゆるトレンチ構造を有するキャパシタが用いられており、半導体基板100にトレンチ満103が開孔形成されている。

第5図(b)は、第5図(a)の期間8-8に 治った断面図であり、この断面図に示すように、 半導体基板100内にP線拡散層104が形成され、このP型拡散層104の下層には、不純物濃度の高いP・塑拡散層105が形成され、この2つの拡散層を異通してトレンチ溝103次には、キャパシタ電極107、およびワード線101が形成されている。さらに、半導体基板100とは、埋込コンタクト部108を除いて、ゲート酸化験106、

第6 図に示すように、写真触刻工程等から快まる最小寸法を下とし、さらに、異なる写真触刻工程側の合わせ余裕を 0.2 F として、製造しうる最小の半導体記憶装置を製造するとするならば、トレンチ溝一辺の長さは前記した最小寸法の下となり、ワード線、ビット線の線幅は失々 1.4 F、および各ワード線、各ビット線の開幅は 1.0 F となるので、セル領域の 1 辺の長さは、

0.5 F + 0.2 F + 1.0 F + 0.2 F + 0.5 F ** 2.4 F

となる。従って、1 ピット分のセルの最小値積は、 2.4 F×2.4 F

5.78 F 2

となる。

これ以上、1ゼット分のセルの崩裂を小さくしようとすれば、写真独刻技術を大幅に改善、進歩させ、解像度、および合わせ精度を向上させる以外に方法はない。

(発明が解決しようとする蹂躙)

この発明は上記のような点に繋みて為された

およびキャパシタ絶縁勝109により絶縁されている。

このDRAMセルの動作としては、ピット線 102に与えられた地位が、ワード線101の電 位を上げることにより、ゲート酸化膜106近然 のP型拡散層104が反転することにより、埋込 コンタクト108に伝達される。一方、この埋込 コンタクト108は、キャバシダ磁機107と接 軽されているので、このキャバシダ磁機107と接 軽されているので、このキャバシダ磁機107と、 キャバンタ軽線 109を挟んで対向している P*型拡散層105との間において形成される MIS (Metal Insulator Semiconductor) 型キャバシタに電荷を養えて記憶する。

このような構成の従来技術による半導体記憶装置によると、キャパシタのみならず、転送ゲート領域もトレンチ講103の内部に埋込むので、半導体記憶装置の平面方向においてかなりの集積度の向上が関れる。しかしながら、この集積度の向上、即ち装置の微細化には限界がある。この微細化の限界について、第6箇を参照して説明する。

もので、写真魅到技術の大幅な改善にたよることなく、次世代並みの集積度を有する平導体記憶装置およびその製造方法を提供することを目的とする。

[発明の構成]

記憶装置およびその製造方法が可能となる。

(実験例)

以下、第1数乃至第4級を参照してこの発明の実施例に係わる半導体記憶装置およびその製造方法について説明する。

第1器(a) 乃至第1器(f) は、この発明の 実施例に係わるDRAMセルの製造方法について、 工程額に示した新術器である。

第1捌(a)において、絶縁体層を上に、例えば気相成長法を用いて第1の単結品シリコン機2を成長させる。次に、全面にホトレジスト3を推移して演定形状にパターニングし、この所定形状のホトレジスト3をマスクにして絶縁体層1、および単結品シリコン海2をエッチングし、絶縁体層の壁4を形成する。この時、この壁4と4との開路は、盤4との算さと略等しい寸法となる。

第1 間(b)において、ホトレジスト3を取録いた後、金融に、例えば気相或長法を用いて第2のシリコン隔2~を成長させる。この時、第1の単結隔シリコン2を縁結器にして単結隔シリコン

2 「が成長する。次に、例えばP製の不純物である B (ホウ素)をシリコン脳 2 「にイオン注入し、熱拡散させ、第 2 の単結晶シリコン属 2 「をP製にドープする。次に、RIE(Reactive I on E tehing)法を用いて、このP製単結晶シリコン 層 2 「を絶縁体層の盤 4 の上面と側面にのみ残留するようにエッチングする。

第1図(c)において、各々の絶縁体層の製化と4との間の満内に形成されたシリコン製化 個5を、例えば CVD (Chesical Vapor Deposition)法にて堆積し、例えば満の雑さの半分までのキャバシタ形成領域までエッチングする。続いて、このシリコン製化 選5に、例えばN型の不純物であるAs (ヒ紫)をイオン注入し、全面を、例えば酸化膿による保護 6 で選い、その後、不純物イオン消性化のための熱処理を行なうと、前記シリコン酸化 編5から、単結晶シリコン 優2 で N型 不純物が熱拡散し、シリコン酸化 襲5に接する付近のみ単結晶シリコン 陽2 で N型にドープされ、第1のN型 拡

散濁了が形成される。

第1図(d)において、シリコン酸化腺5、および保護腺6を除去し、P型用結晶シリコンド2、および第1のN親拡散脳7を踏出させ、その後、全面に第1の熱酸化濃8を形成する。この第1の熱酸化線8は、後工程でキャパシタ絶縁酸となる。次に、各々の絶縁脳の験4との間の海内に、第1のポリシリコンバタを、例えばCVD法を用いて地粒と、キャパシク形成領域までエッチングして、キャパシク電極9を形成する。

次に、第1回(e)において、キャパシク種極 9より上部の第1の熱酸化験8を除去する。この 工程で残留した第1の熱酸化験8は、キャパシク 絶縁額8となる。次に、全面に熱酸化により、第 2の熱酸化験10を形成する。この時、ポリシリ コンの酸化速度が遮いことから、これからなるキャパシク世級9の上部には他よりも厚い熱酸化験 10が形成される。この第2の熱酸化験10は、 後工程でゲート絶縁機となる。次に、各々の絶縁 体層の鍵4の割の満内に、第2のポリシリコン層 11を、郷えばCVD法にて堆積し、無酸化攤 10によって区切られたトランジスタ形域領域ま でエッチングする。この第2のポリシリコン層 11は、後工程でゲート措施となる。次に、例え ばN嬰不純物As(ヒ紫)を絶縁層の繋る上部の P型シリコン半導体勝2~に、第2の熱酸化液 10を介してイオン注入し、熱拡散させ、P型シ リコン半導体層2~とは反対療電型の第2のN型 拡散腦で、を形成する。この時、第2のポリシリ コン騒!」によって保護されてN型にドープされ なかったP型シリコン半導体層 2 ~ はP製拡散層 13として残る。このようにして絶縁体層1中に 形成された溝の側面、即ち、絶縁層の壁4の側面 に、N型性数隔で、でご、およびP型拡散隔13 による業子領域が形成される。次に、RIE法を 用いて、第2のポリシリコン凝11を所定形状に エッチングし、ゲート環接11を形成する。

最後に、第1線(f)において、CVD法を用いて、シリコン酸化験14を維積する。次に、第2のN級拡散順7~が薪油するように、シリコン

酸化糖14、および第2の無酸化酸10を除去する。その後、全面にAi(アルミニウム)を、例えばスパッタ法にて堆積し、所定形状にパターニングしてピット線15を形成してこの発明の実施側に係わる半導体記憶装置が製造される。

次に、上記実施例によって製造された半導体記 機装置について、第2関(a)、および第2関

上記実施例では、絶縁体備1をエッチングして、 絶縁体機の壁4を形成したが、第3関に示すよう に、シリコン半導体基板16上に絶談体層を形成 して、絶談体層の壁4を形成しても良い。

このような構成によれば、このシリコン半導体 基板16を種結晶にして第2のシリコン幅2~を 単結晶として改良させることができる。

次に、この発明の実施例の第2の変形例を第4 図(a)、および(b)を参照して説明する。

この第2の変形例では、上記第1の変形例と問様なシリコン半導体基板16上に絶縁体縁の選4を し、これをバターニングして、絶縁体縁の選4を 形成するものであるが、第4図(a)に示すング に、絶縁体験をエッチングする際に、シリコン半 導体基板16に接する部分において、絶縁体傷の 提4の間の溝内に、前記絶縁体層が疑留するよう によっチングし、かつシリコン半導体基板16が 露出するの後、シリコン層2、を形成する。この ような構成によれば溝内のシリコン半導体基板が (b)を参照して説明する。

第2 図(a)は、上記の実施例に係わる半導体 記憶装置の製造方法によって製造された半導体記 億装置の平面図である。

第2段(a)において、絶縁体描の壁4の周囲に、ゲート絶縁膜10を介して、ゲート機械としてのワード線11が形成され、隣りの絶縁体層の壁4の周囲のゲート環極としてのワード線111とは、絶縁体験14によって絶縁されている。これらの上部にはピット線15が形成され、このピット線15と、絶縁体層の壁4の両側面に形成されたゲート環接としてのワード線11が交流する筋緩において、絶縁体層の壁4の上面にN型拡散器7、が形成され、平面図には図示しないがP型拡散器13、およびN型拡散器7が形成されている。

また、第2図(b)は、第2図(b)に示す販 類A-Aに沿った断面図で、第1図(1)を同じ 新面図である。

次にこの発明の実施例の第1の変形例として、 第3器を参照して説明する。

露出した部分17を積結晶にして第2のシリコン 羅2 *を単結晶として成長させることができる。

次に、第4図(b)において、このシリコン脳 2 *を絶縁体膜の壁4の上面、および側面に残る ようにエッチングする。

尚、上記異施例、および変形例では、素子領域 を形成する半導体層を単結隔シリコンで成長させ たが、多結晶シリコンでも良いことは勿論である。

【発明の効果?

以上説明したようにこの発明によると、総経体験の壁を形成し、この壁の側面および上面に栄子領域を形成することにより、その時代における写真軸割技術の最小可接を下とした時、1ピット分のセルを形成することが可能となり、その時代における最高の写真触刻技術を用いて製造した

従来のセル構造を有する半導体記憶装置の常に2 倍の集積度を有することができる非常に週期的な セル構造を持つ半導体記憶装置およびその製造方 法が提供できる。

また、このようなセル構造を持つ半導体記憶装置の製造方法にあっては、キャバシタ電極、およびゲート電極としてのワード線を自己整合的に形成することができる。


本の数面の簡単な登場


4、第1個 (4) の発明の (4) は、この発明の 実施例に係わる半導体記憶装置の製造方法を製造 工程機に示した断消図、第2図 (a) および第2 図 (b) は、第1 図に製造工程を示した半導体記 億装図の平面図および断面図、第3 図は、この発明の実施例の第1の変形例を示す断面図、第4 図 (a) 乃至第4 図 (b) は、この発明の実施例の 第2の変形例を示す断面図、第5 図 (a) 乃至 (b) は、従来技術による半導体記憶装置の平面 (b) は、従来技術による半導体記憶装置の平面 図および断面図、第6 図は、従来技術による1 ビット分のセルの最小面積を設明する平面図である。

1 … 総線体層、2、2 * 一単粒鑷シリコン層、

3…ホトレジスト、4…純緑体版の壁。4~…準 導体器と基板とを絶録する領域、5…シリコン酸 化験、6…保護機、7…N塑拡散層、8…熱酸化 臓、9…キャパシタ電機、10…無酸化膜、11 …ゲート電機、13…P塑拡散層。14…絶線体 艦、15…ピット線、16…シリコン半導体基板、 17…シリコン半導体基板16が跨出した部分、 100…シリコン半導体基板、101…ピット線、 102…ワード線、103…トレンチ槽、104 …P型拡散層、105…P*型拡散層、106… ゲート絶縁機、105…P*型拡散層、106… ゲート絶縁機、105…P*型拡散層、106… ゲート絶縁機、107…キャバシタ電極、108 …埋込コンタクト、109…キャバシタ絶縁機。

出願人代理人 非理士 鈴 江 武 彦





特關平2-100358 (6)

